Stage PFE – Spécialisation Microélectronique Numérique Conception RTL de blocs de filtrage temporel de compensation de mouvement

Allegro_light1
Our Company

Créée en 2023, Allegro DVT est une entreprise internationale en forte croissance. Son expertise est mondialement reconnue dans le domaine de la vidéo numérique sur le marché des semi-conducteurs.

Les équipes sont basées en France, en Chine, aux Etats-Unis et au Royaume-Uni. Le savoir-faire d’Allegro DVT est notamment présent dans les caméras de voitures, les jeux vidéo, les téléphones portables, les montres connectées, les caméras de surveillance, etc…

Les acteurs majeurs de la micro-électronique, de l’industrie automobile et les acteurs dans le secteur de diffusion et streaming vidéo comptent parmi ses clients. Ses produits sont des leviers d’attractivité pour les marchés émergents tels que l’IA, les véhicules autonomes, la robotique et la santé.

Chez Allegro DVT vous trouverez des projets innovants, variés et passionnants !

CONTEXTE

La récente norme de compression vidéo H.266/VVC permet d’atteindre des taux de compression plus élevés que les normes H.264/AVC, H.265/HEVC, VP9 et AV1 à qualité d’image égale. Elle est destinée à les remplacer pour les applications nécessitant une très grande résolution d’image, une haute qualité et un fort taux de compression. Pour obtenir ces taux de compression la norme a adopté dans son encodeur de référence un outil de filtrage temporel de compensation de mouvement (MCTF).

L’idée de ce filtre est de permettre de débruiter les vidéos tout en améliorant le niveau de qualité visuel de la vidéo. Les solutions « IPs » d’encodage vidéo d’Allegro DVT sont reconnues dans le monde de la vidéo numérique pour leur qualité vidéo associée à une taille optimisée sur silicium. L’un des enjeux est donc d’intégrer de nouveaux outils permettant de continuer d’améliorer la qualité vidéo de tous les codecs.

Job Tasks

Ce stage abordera les différentes étapes de développement d’un nouveau bloc IP numérique :

  • Une étude de fonctions de filtre temporel de compensation de mouvement (MCTF) ;
  • Une réflexion sur l’architecture des blocs à concevoir ;
  • Une réflexion sur l’intégration de ces nouveaux blocs dans la solution existante ;
  • L’écriture en VHDL/SystemVerilog des blocs ;
  • L’écriture de tests unitaires en SystemVerilog et C++ pour la vérification du bloc ;
  • La simulation du filtre et de l’encodeur en chaîne complète ;
  • La synthèse ASIC et l’analyse de l’impact en surface, fréquence et consommation.

Ce stage sera réalisé en étroite collaboration avec le stage software intitulé « Implémentation d’un filtre temporel de compensation du mouvement dans un encodeur vidéo ».

Profile

Nous recherchons des étudiant(e)s en dernière année d’école d’ingénieurs spécialisation microélectronique numérique intéressé(e)s par l’encodage vidéo et les systèmes sur puce.

  • Bonne connaissance du langage VHDL ou SystemVerilog ;
  • Développement en langage C/C++ souhaitable ;
  • L’utilisation de git est un plus.

Une forte appétence pour le domaine de la vidéo numérique ? Nous avons beaucoup à nous apporter mutuellement alors postulez pour nous rejoindre !

INFORMATIONS PRATIQUES

Stage basé à Montbonnot-Saint-Martin (Inovallée) accessible avec le bus C1.

Rémunération : 1.200 € bruts mensuels + chèques déjeuners 9,5 €/jour avec prise en charge de 60% par l’employeur + remboursement 50% des transports en commun.

Send an application for this job