Créée en 2003, Allegro DVT est une entreprise internationale en forte croissance. Son expertise est mondialement reconnue dans le domaine de la vidéo numérique sur le marché des semi-conduc- teurs. Ses services R&D sont situés à Montbonnot-Saint-Martin et à Belfast et ses équipes en France sont composées d’une quarantaine d’ingénieurs, tous passionnés par le traitement de la vidéo.
Le savoir-faire d’Allegro DVT est notamment présent dans les caméras de voiture, les jeux vidéo, les téléphones portables, les montres connectées, les caméras de surveillance, etc…
Les acteurs majeurs de la micro-électronique, de l’industrie automobile et les GAFAM comptent parmi ses clients.
Ses produits sont des leviers d’attractivité pour les marchés émergents tels que l’IA, les véhicules autonomes, la robotique et la santé.
CONTEXTE
La récente norme de compression vidéo H.266/VVC permet d’atteindre des taux de compression plus élevés que les normes H.264/AVC, H.265/HEVC, VP9 et AV1 à qualité d’image égale. Elle est destinée à les remplacer pour les applications nécessitant une très grande résolution d’image, une haute qualité et un fort taux de compression. Les solutions “IPs” d’encodage vidéo d’Allegro DVT – qui supportent déjà les normes AVC, HEVC, VP9 et AV1 – sont reconnues dans le monde de la vidéo numérique pour leur qualité vidéo associée à une taille optimisée sur silicium. L’un des enjeux est donc d’intégrer la norme VVC dans la solution déjà existante avec le même niveau d’exigence.
La synthèse de haut niveau (HLS) est le processus qui consiste à prendre une description fonctionnelle (C++), à la traduire et à l’optimiser en une description de langage matériel (verilog) synthétisable. Les outils de HLS effectuent de nombreuses optimisations telles que l’ordonnancement et le partage des ressources afin d’améliorer la puissance, les performances et la surface de la conception. Ces outils permettent de produire rapidement différentes implémentations matérielles.
Dans ce stage, nous étudierons la qualité de ces résultats.
Ce stage a pour objectif d’évaluer la qualité des différentes implémentations matérielles produites par un outil de High-level synthesis (HLS).
Nous recherchons des étudiant(e)s en 4ème année d’école d’ingénieurs spécialisation microélectronique numérique intéressé(e)s par l’encodage vidéo et les systèmes sur puce.
• Connaissance du langage VHDL ou SystemVerilog ;
• Connaissance théorique de l’opération de synthèse ;
• Développement en langage C/C++ souhaitable ;
• Première expérience en HLS est un plus.
Copyright allegro DVT – 2022 – 2023©
Designed by Cerf à Lunettes France & Switzerland
