Allegro DVT is hiring!

Ce stage a pour but d’optimiser certaines modélisations logicielles, tout en s’assurant que la sortie est conforme au futur modèle Hardware.

Intégré.e au sein de l’équipe « Logicielle IP », votre mission principale consistera à intégrer et à optimiser un nouvel outil d’obfuscation de code source.

Ce stage a pour but de simplifier le processus de génération en s’appuyant sur des outils capables de gérer ce type de contraintes (type Meson).

Le but de ce stage est donc d’étudier la possible interopérabilité entre du code écrit en C++ et du code écrit en D. Une attention toute particulière devra être portée sur les performances (en temps et en mémoire), car certaines solutions envisagées peuvent être coûteuses sur ce point.

L’enjeu de ce stage est de repenser le site avec un langage plus puissant pour traiter en temps réel les opérations hardware. Le développement se fait en Javascript sous environnement Node.js, avec le Framework TailWind..

Ce stage abordera les différentes étapes de développement : Compréhension des commandes GDB et du module standard de débug du RISC-V ainsi que le codage des différentes commandes GDB vers les instructions du module de débug du RISC-V.

Intégré.e au sein de l’équipe « Compliance streams », votre mission principale consistera à réaliser une consolidation de nos streams de référence pour le codec AVC (H264).

Ce stage s’inscrit dans la volonté d’Allegro DVT d’automatiser la rédaction de ces annexes techniques.

Ce stage a pour but d’améliorer l’outil de génération/comparaison de rapports de couverture (basé sur des technologies Web), et de développer de nouveaux outils permettant par exemple d’analyser la couverture d’un flux vidéo et son impact dans une suite.

Ce stage a pour but de contribuer à l’outil d’optimisation d’équations d’Allegro DVT. Cet outil se base sur les solveurs SMT, et permet de déterminer les valeurs maximum/minimum d’une équation avec contraintes.

Au sein de notre activité Testing dans le domaine de la vidéo numérique: vous organisez les plannings de tests en fonction des projets/clients, réalisez les tests suivant les procédures existantes avec le technicien, échangez avec nos clients pour résoudre les problèmes rencontrés, rédigez les rapports associés, avez la charge du développement des nouveaux tests en lien avec nos procédures actuelles.

Dans le cadre de son développement, Allegro DVT recherche un.e ingénieur.e test et validation hardware. Au sein de l’activité « Video IP Cores », vous intégrez l’équipe R&D Hardware composée d’Ingénieurs experts en design d’IP de compression vidéo.

Ce stage adressera différents aspects de l’encodage vidéo et demandera : une compréhension des outils d’encodage vidéo, une étude de l’outil “Palette Mode”, “Intra block copy” et “Adaptive Color Transform (ACT)”…